日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月31日

出願番号

Application Number:

特願2002-223377

[ST.10/C]:

[JP2002-223377]

出 願 人
Applicant(s):

ソニー株式会社

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0100633102

【提出日】 平成14年 7月31日

【あて先】 特許庁長官殿

【国際特許分類】 G06T 11/00

【発明者】

【住所又は居所】 東京都品川区東五反田1丁目14番10号 株式会社ソ

ニー木原研究所内

【氏名】 坂本 純一

【発明者】

【住所又は居所】 東京都品川区東五反田1丁目14番10号 株式会社ソ

ニー木原研究所内

【氏名】 竹内 英樹

【発明者】

【住所又は居所】 東京都品川区東五反田1丁目14番10号 株式会社ソ

ニー木原研究所内

【氏名】 藤田 純一

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【手数料の表示】

【予納台帳番号】 014890

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707389

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 クリッピング装置

【特許請求の範囲】

【請求項1】 所定の座標系で表現される頂点が、描画対象の多次元領域内 もしくは領域外にあるか否かを判定するクリッピング装置であって、

上記頂点の座標と上記多次元領域の判定基準値および当該判定基準値の負の値 との比較結果に応じたデータをそれぞれビットデータとしてセットしたクリップ コードを生成するクリップコード生成回路と、

上記クリップコード生成回路で生成されたクリップコードをシフトインするク リップレジスタと、

上記クリップレジスタにセットされた全ビットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内もしくは領域外にあるか否かを示す クリップフラグを設定する論理回路と

を有するクリッピング装置。

【請求項2】 上記頂点の座標は所定の座標系の複数座標軸に対応した値を 含み、

上記クリップコード生成回路は、各座標軸に対応した複数のクリップコードを 生成し、

上記クリップレジスタは、少なくとも上記複数のクリップコードを保持する容量を有する

請求項1記載のクリッピング装置。

【請求項3】 上記クリップコード生成回路には、上記頂点座標の絶対値から上記判定基準値の絶対値を減算した結果の符号データ、上記頂点座標の符号データ、および上記判定基準値の符号データに基づいて上記クリップコードを生成する

請求項1記載のクリッピング装置。

【請求項4】 上記クリップコード生成回路には、上記頂点座標の絶対値から上記判定基準値の絶対値を減算した結果の符号データ、上記頂点座標の符号データ、および上記判定基準値の符号データに基づいて上記クリップコードを生成

する

請求項2記載のクリッピング装置。

【請求項5】 多面体が複数の頂点を含むプリミティブ単位で描画され、所 定の座標系で表現されるプリミティブの各頂点が、描画対象の多次元領域内もし くは領域外にあるか否かを判定するクリッピング装置であって、

上記プリミティブの頂点座標と上記多次元領域の判定基準値および当該判定基準値の負の値との比較結果に応じたデータをそれぞれビットデータとしてセット したクリップコードをプリミティブの頂点分生成するクリップコード生成回路と

上記クリップコード生成回路で生成されたクリップコードをコントロール信号 に応じてシフトインするカレントクリップレジスタと、

上記カレントクリップレジスタの出力に対して縦続接続され、コントロール信号に応じて保持データを前段のレジスタが保持するクリップコードで置換可能な、少なくとも上記プリミティブの頂点数より一つ少ない数のクリップレジスタと

クリップコード生成命令を受けると、上記コントロール信号をカレントクリップレジスタに出力して、上記クリップコード生成回路で生成されたクリップコードをシフトインさせ、置換命令を受けると、上記カレントクリップレジスタを含む隣接のクリップレジスタ間でクリップコードを置換させるように上記コントロール信号を対応するクリップレジスタに出力するコントロール回路と、

上記カレントクリップレジスタを含むクリップレジスタにセットされた全ビットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内も しくは領域外にあるか否かを示すクリップフラグを設定する論理回路と

を有するクリッピング装置。

【請求項6】 上記コントロール回路は、プリミティブの種類に応じて頂点 処理に伴うクリップコードの置換を行うように上記コントロール信号を対応する クリップレジスタに出力する

請求項5記載のクリッピング装置。

【請求項7】 上記コントロール回路は、置換命令の実行時には、上記プリ

ミティブの頂点分のクリップコードが揃ったことを示す頂点レディフラグを生成 する

請求項5記載のクリッピング装置。

【請求項8】 上記コントロール回路は、置換命令の実行時には、上記プリミティブの頂点分のクリップコードが揃ったことを示す頂点レディフラグを生成する

請求項6記載のクリッピング装置。

【請求項9】 上記コントロール回路は、所定の条件で上記カレントクリップレジスタを含む複数のクリップレジスタのうちの所望のレジスタを選択的に初期化する

請求項5記載のクリッピング装置。

【請求項10】 上記コントロール回路は、所定の条件で上記カレントクリップレジスタを含む複数のクリップレジスタのうちの所望のレジスタを選択的に 初期化する

請求項6記載のクリッピング装置。

【請求項11】 上記頂点の座標は所定の座標系の複数座標軸に対応した値を含み、

上記クリップコード生成回路は、各座標軸に対応した複数のクリップコードを 生成し、

上記クリップレジスタは、少なくとも上記複数のクリップコードを保持する容量を有する

請求項5記載のクリッピング装置。

【請求項12】 上記クリップコード生成回路には、上記頂点座標の絶対値から上記判定基準値の絶対値を減算した結果の符号データ、上記頂点座標の符号データ、および上記判定基準値の符号データに基づいて上記クリップコードを生成する

請求項5記載のクリッピング装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、コンピュータグラフィックスの描画処理において、所定の座標系で表現されるある頂点および連続する多面体が、描画対象の多次元領域内もしくは領域外にあるか否かを判定するためのクリッピング装置に関するものである。

[0002]

【従来の技術】

3次元コンピュータグラフィックスの処理においては、3次元ワールド座標系を想定し、そこに存在するオブジェクトに対してモデリング変換や視界変換等の処理を行った後、それを2次元デバイスに表示するためにビューポート変換処理を行う。

[0003]

この際、2次元に投影されるオブジェクトが投影面内に存在するかしないかの 判定を行うクリッピング判定処理が必要がある。

より具体的には、オブジェクトはポリゴンとして多角形の集まりによって表現 される。このため、この多角形の各頂点座標について、所定の領域において内外 判定を行う必要がある。

[0004]

この領域内外判定は、座標が同次座標として表現されている場合、ある立方体内に存在するかどうかは以下の式を満たすかどうかにより判別できる。

つまり、点P(x, y, z)について、たとえば図1に示すような立方体の中に存在するかどうかを判断する。点Pが領域内に存在する条件は下記のとおりである。

[0005]

【数1】

 $-W \le x \le W$

 $-W \leq y \leq W$

 $-W \leq z \leq W$

[0006]

4

この条件下において領域外の判定を行うには、各X, Y, Z軸に対して1頂点につき下記の計6回の比較作業を行う必要がある。

【数2】

x > w

X < -W

Y > W

Y < -W

z > w

Z < -W

[0008]

座標Xが判定基準値Wより大きいか、座標Xが-Wより小さいか、座標YがWより大きいか、座標Yが-Wより小さいか、座標ZがWより大きいか、座標Zが-Wより小さいかの比較処理を行う。そして比較結果が比較条件を満たしている場合に1、満たしていない場合には0とする。

すなわち、クリッピング装置においては、たとえば座標Xおよび判定基準値Wを入力すると、座標Xが判定基準値Wより大きいか、座標Xが-Wより小さいかの判定を行い、真であれば1、偽であれば0とする。

これにより、クリッピング装置は、1であった場合は領域外という判定が可能 である。

[0009]

【発明が解決しようとする課題】

ところが、上述したクリッピング装置においては、領域外の判定を行うには、 各X, Y, Z軸に対して1頂点につき計6回の比較作業を行う必要があることか ら、処理サイクル数が増大する。

その結果、従来のクリッピング装置では、さらなる処理の高速化が困難で、また、このクリッピング操作専用回路が複雑化するという不利益がある。

[0010]

本発明は、かかる事情に鑑みてなされたものであり、その目的は、処理サイクル数を削減でき、回路の簡単化を図れ、かつ処理の高速化を図れるクリッピング装置を提供することにある。

[0011]

【課題を解決するための手段】

上記目的を達成するため、本発明の第1の観点は、所定の座標系で表現される頂点が、描画対象の多次元領域内もしくは領域外にあるか否かを判定するクリッピング装置であって、上記頂点の座標と上記多次元領域の判定基準値および当該判定基準値の負の値との比較結果に応じたデータをそれぞれビットデータとしてセットしたクリップコードを生成するクリップコード生成回路と、上記クリップコード生成回路で生成されたクリップコードをシフトインするクリップレジスタと、上記クリップレジスタにセットされた全ビットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内もしくは領域外にあるか否かを示すクリップフラグを設定する論理回路とを有する。

[0012]

本発明では、上記頂点の座標は所定の座標系の複数座標軸に対応した値を含み、上記クリップコード生成回路は、各座標軸に対応した複数のクリップコードを 生成し、上記クリップレジスタは、少なくとも上記複数のクリップコードを保持 する容量を有する。

[0013]

本発明では、上記クリップコード生成回路には、上記頂点座標の絶対値から上 記判定基準値の絶対値を減算した結果の符号データ、上記頂点座標の符号データ 、および上記判定基準値の符号データに基づいて上記クリップコードを生成する

[0014]

本発明の第2の観点は、多面体が複数の頂点を含むプリミティブ単位で描画され、所定の座標系で表現されるプリミティブの各頂点が、描画対象の多次元領域内もしくは領域外にあるか否かを判定するクリッピング装置であって、上記プリミティブの頂点座標と上記多次元領域の判定基準値および当該判定基準値の負の

値との比較結果に応じたデータをそれぞれビットデータとしてセットしたクリップコードをプリミティブの頂点分生成するクリップコード生成回路と、上記クリップコード生成回路で生成されたクリップコードをコントロール信号に応じてシフトインするカレントクリップレジスタと、上記カレントクリップレジスタの出力に対して縦続接続され、コントロール信号に応じて保持データを前段のレジスタが保持するクリップコードで置換可能な、少なくとも上記プリミティブの頂点数より一つ少ない数のクリップレジスタと、クリップコード生成命令を受けると、上記コントロール信号をカレントクリップレジスタに出力して、上記クリップコード生成回路で生成されたクリップコードをシフトインさせ、置換命令を受けると、上記カレントクリップレジスタを含む隣接のクリップレジスタ間でクリップコードを置換させるように上記コントロール信号を対応するクリップレジスタに出力するコントロール回路と、上記カレントクリップレジスタを含むクリップレジスタにセットされた全ピットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内もしくは領域外にあるか否かを示すクリップフラグを設定する論理回路とを有する。

[0015]

好適には、上記コントロール回路は、プリミティブの種類に応じて頂点処理に伴うクリップコードの置換を行うように上記コントロール信号を対応するクリップレジスタに出力する。

[0016]

また、上記コントロール回路は、置換命令の実行時には、上記プリミティブの 頂点分のクリップコードが揃ったことを示す頂点レディフラグを生成する。

[0017]

また、上記コントロール回路は、所定の条件で上記カレントクリップレジスタを含む複数のクリップレジスタのうちの所望のレジスタを選択的に初期化する。

[0018]

本発明によれば、クリップコード生成回路において、頂点の座標と多次元領域 の判定基準値および頂点の座標と当該判定基準値の負の値とが比較結果される。 クリップコード生成回路では、比較結果に応じたデータがそれぞれビットデータ としてセットしたクリップコードが生成される。

そして、クリップコード生成回路で生成されたクリップコードがクリップレジ スタにシフトインされる。

クリップレジスタにセットされた全ビットデータに対して論理回路において論 理演算が行われる。その結果、判定対象の頂点が描画対象の多次元領域内もしく は領域外にあるか否かを示すクリップフラグが設定される。

[0019]

本発明によれば、コントロール回路がクリップコード生成命令を受けると、コントロール信号がカレントクリップレジスタに出力されて、クリップコード生成回路で生成されたクリップコードがシフトインされる。

次に、コントロール回路が置換命令を受けると、カレントクリップレジスタを含む隣接のクリップレジスタ間でクリップコードを置換させるようにコントロール信号を対応するクリップレジスタに出力される。

この際、プリミティブの種類に応じて新しい頂点処理に伴うクリップコードの 置換処理が行われる。

そして、プリミティブの頂点分のクリップコードが揃うと、揃ったことを示す 頂点レディフラグが生成される。

[0020]

【発明の実施の形態】

図2は、本発明に係る3次元コンピュータグラフィックスにおける頂点座標変 換システムの基本構成を示すブロック図である。

[0021]

この頂点座標変換システム1は、図1に示すように、オブジェクト座標部(OC: Object Coordinate) 2、視点座標部(EC: Eye Coordinate) 3、クリップ座標部(CC: Clip Coordinate) 4、およびウィンドウ座標部(WC: Window Coordinate) 5を有している。

[0022]

オブジェクト座標部2は、全てのプリミティブが定義される4次元(x,y,z,w)の座標系を生成する。オブジェクト座標部2は、全てのプリミティブの

頂点座標および法線を、たとえばIEEE単精度浮動小数点または16ビット符号付固定小数点で指定する。

そして、オブジェクト座標部2は、3次元ワールド座標系に存在するオブジェクトに対してモデルビュー変換処理を行い、プリミティブがライティングされる4次元座標を生成して視線座標部3に出力する。

オブジェクト座標部 2 は、 4×4 のモデルビューマトリクス(M)を使用して、以下のモデルビュー変換を行う。ここでは、オブジェクト座標部 2 における頂点座標を(x_0 , y_0 , z_0 , w_0)、視点座標部 3 における頂点座標を(x_e , y_e , z_e , w_e)とする。

[0023]

【数3】

$$\begin{bmatrix} x_e \\ y_e \\ z_e \\ w_e \end{bmatrix} = M \begin{bmatrix} x_o \\ y_o \\ z_o \\ w_o \end{bmatrix}$$

[0024]

また、オブジェクト座標部2は、視点座標部3においてライティングを行うことから、オブジェクト座標から視点座標への法線の変換を行う。

ここで、オブジェクト座標部 2 における法線を(N_{xo} , N_{yo} , N_{Xo})、視点座標部 3 における法線を(N_{xe} , N_{ye} , N_{Xe})、モデルビューマトリクス(4×4)をM、Mの左上の 3×3 のサブマトリクスを M_u とすると、オブジェクト座標から視点座標への法線の変換は次のようになる。

[0025]

【数4】

$$\begin{bmatrix} N_{xe} \\ N_{ye} \\ N_{ze} \end{bmatrix} = {}^{t}M_{u}^{-1} \begin{bmatrix} N_{xo} \\ N_{yo} \\ N_{zo} \end{bmatrix}$$

[0026]

視点座標部3は、オブジェクト座標部2に定義されたプリミティブの頂点座標 および法線が本視点座標系に変換、配置されたライティングおよびフォギング処 理を施す。視点は本視点座標系の原点、視線方向は2軸方向になる。視点座標部 3は、全てのプリミティブの頂点座標および法線を、たとえばIEEE単精度浮 動小数点または16ビット符号付固定小数点で指定する。

視点座標部 3 は、 4×4 のプロジェクション (Projection) マトリクス (P) を を使用して投影変換を以下のように行い、その結果をクリップ座標部 4 に出力する。ここでは、クリップ座標部 4 における頂点座標を(x_c , y_c , z_c , w_c)とする。

[0027]

【数5】

$$\begin{bmatrix} x_c \\ y_c \\ z_c \\ w_c \end{bmatrix} = P \begin{bmatrix} x_e \\ y_e \\ z_e \\ w_e \end{bmatrix}$$

[0028]

クリップ座標部4は、投影変換された3次元座標系において、2次元デバイスに表示するためにビューポート変換処理を行い、変換結果をウィンドウ座標部5に出力する。

クリップ座標部4は、ビューポート変換の際、2次元に投影されるオブジェクトが投影面内に存在するかしないかの判定処理、すなわちクリッピング処理を行う。このクリッピング処理については後で詳述する。

クリッピング処理においては、以下の条件が満たされない領域は描画されない。ここで、Wは図1に示す判定基準値である。

[0029]

【数 6】

 $-W \leq x \leq W$

$$-W \leq y \leq W$$
$$-W \leq z \leq W$$

[0030]

クリップ座標部 4 は、ビューポート変換においては、クリッピング処理後、以下のように(x_c , y_c , z_c)を w_c で除算した後、スケーリングとトランスレーションを実行する。ここでは、ウィンドウ座標部 5 における頂点座標を(x_w , y_w , z_w)とする。

[0031]

【数7】

$$\begin{bmatrix} x_w \\ y_w \\ z_w \end{bmatrix} = \begin{bmatrix} S_x \cdot (x_c/w_c) + T_x \\ S_y \cdot (x_c/w_c) + T_y \\ S_z \cdot (x_c/w_c) + T_z \end{bmatrix}$$

[0032]

ウィンドウ座標部5におけるウィンドウ座標は、実際の描画が行われる座標系で、たとえば左上端点が原点で、右に向かってXが正、下に向かってYが正、手前に向かってZの正の3次元座標系である。

[0033]

以下に、クリップ座標部4におけるクリッピング装置について、図面に関連付けてさらに詳細に説明する。

[0034]

図3は、本発明に係るクリッピング装置の一実施形態を示す回路図である。

[0035]

クリッピング装置400は、図3に示すように、プリミティブレジスタ(PROM)401、入力レジスタ402~404、クリップコード生成回路(CLIPGEN)405、マルチプレクサ(MUX)406~410、各々の6ビットのクリップレジスタ411(A,B,C),412,413、コントローラ(CTL)414、論理回路(CLP)415、および出力レジスタ416を有して

いる。

[0036]

プリミティブレジスタ401は、プリミティブの種類に関する情報、具体的には、トライアングルストリップ (TRAIANGLE STRIP) 、トライアングル (TRAIANGLE) 、トライアングルファン (TRAIANGLE FAN) 、ラインストリップ (LINE STRIP)、ライン (LINE)、またはポイント (POINT) にいずれであるかを示す情報がセットされる。

プリミティブレジスタ401は、セットされた情報をコントローラ413および図示しない変換行列の要素などのデータを格納するためのパラメータファイルに供給する。

[0037]

入力レジスタ402は、いわゆるジオメトリ演算器において求められた演算結果のうち、クリッピング処理における内外判定に必要な(|A|-|B|の符号) SGN-|A-B|がセットされる。

入力レジスタ402は、セットされたデータ(|A|-|B|の符号)SGN-|A-B|をクリップコード生成回路405に供給する。

[0038]

ここで、Aは座標値であり、本実施形態ではX, Y, Zの座標x, y, zとして与えられる。また、Bは判定基準値であり、図1のWに相当する。以下、同様である。

[0039]

入力レジスタ403は、ジオメトリ演算器において求められた演算結果のうち、クリッピング処理における内外判定に必要な(Aの符号)SGN-Aがセットされる。

入力レジスタ403は、セットされたデータ(Aの符号)SGN-Aをクリップコード生成回路405に供給する。

[0040]

入力レジスタ404は、ジオメトリ演算器において求められた演算結果のうち、クリッピング処理における内外判定に必要なBの符号SGN-Bがセットされ

る。

入力レジスタ404は、セットされたデータ(Bの符号)SGN-Bをクリップコード生成回路405に供給する。

[0041]

ここで、入力レジスタ402~404にセットされるデータについてさらに説明する。

[0042]

上述したワールド座標系におけるオブジェクトのモデリング変換や視界変換および投影変換には、ジオメトリ演算器と呼ばれる一種の浮動小数点積和演算器が必要とされる。たとえば、物体の移動、回転、拡大などの変換には4×4要素の行列演算が必要であり、この処理を行う役割を担っている。

演算器には加算器も備わっており減算も可能である。加算並びに減算はまず符号を使わずに(つまり絶対値)で | A | + | B | もしくは | A | - | B | の演算を行い、その後AおよびBの符号から最終的な計算結果を導くようになっている。具体的には、符号ビットを無視して指数を合わせて減算し、その結果、正であれば1、負であれば0.となる。

そして、クリッピング処理における所定の領域に対する内外判定は、演算器の機能の一部である減算 | A | - | B | の結果およびAとBの符号から判断が可能である。

[0043]

図4は、浮動小数点積和演算器の構成例を示す回路図である。

[0044]

この演算器 500は、図 4 に示すように、レジスタ $501\sim517$ 、ブロックバッファ 518, 519、加算器 $520\sim524$ 、部分積生成器(PPG:Partial Product Generator) 525、キャリセイブアダー(CSA:Carry Save Ader) $526\sim529$ 、反転回路 530, 531、シフタ 532、リミッタ 533、クランプ回路 534、およびマルチプレクサ $535\sim545$ を有している。

この演算器500において、PPG525は、部分積を生成する。この部分積をワラス等で知られるツリー状に構成したCSA526で加算していくことで、

一方の出力にキャリが出力され、他方の出力にサムが出力される。

さらにCSA529で演算を行い、キャリおよびサム出力が加算器520に供給される。そして、加算器520において | A | - | B | が生成される。上述したように、符号ビットを無視して指数を合わせて減算し、その結果、正であれば1、負であれば0となる。

[0045]

クリップコード判定回路 405は、入力レジスタ $402\sim 404$ にセットされたデータ(|A|-|B|の符号)SGN-|A-B|、データ(Aの符号)SGN-A、およびデータ(Bの符号)SGN-Bに基づいて、A>Bの判定およびA<-Bの判定を行い、両者の判定結果を論理 1 または 0 で示す 2 ビットのクリップコードCLPCを生成し、マルチプレクサ 4 0 5 に出力する。

クリップコード判定回路405は、2ビットのクリップコードCLPCのうち、下位の0ビットにA>Bの判定結果をセットし、上位の1ビットにA<-Bの判定結果をセットする。

クリップコード生成回路405は、(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bを正の時0、負の時1とすると入力の8通りに対して、A>B判定およびA<-B判定は、図5に示すようになる。

[0046]

具体的には、(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(0, 0, 0) のときクリップコードCLPCは(0, 1) となる。

以下、(0,0,1)のときクリップコードCLPCは(0,1)、(0,1,0)のときクリップコードCLPCは(1,0)、(0,1,1)のときクリップコードCLPCは(1,0)、(1,0,0)のときクリップコードCLPCは(0,0)、(1,0,1)のときクリップコードCLPCは(1,1)、(1,1,0)のときクリップコードCLPCは(0,0)、(1,1,1)のときクリップコードCLPCは(1,1)となる。

[0047]

図6は、本実施形態に係るクリップコード生成回路405の具体的な構成例を示す回路図である。

[0048]

クリップコード生成回路405は、図6に示すように、インバータ4001~4003、3入力ANDゲート4004~4011、および4入力ORゲート4012,4013を有している。

[0049]

インバータ4001の入力はデータ(|A|-|B|の符号) SGN-|A-B|の入力ラインに接続され、インバータ4002の入力はデータ(Aの符号) SGN-Aの入力ラインに接続され、インバータ4003の入力はデータ(Bの符号) SGN-Bの入力ラインに接続されている。

ANDゲート4004の第1入力はインバータ4001の出力に接続され、第2入力はデータ(Aの符号)SGN-Aの入力ラインに接続され、第3入力はインバータ4003の出力に接続され、出力がORゲート4012の第1入力に接続されている。

ANDゲート4005の第1入力はインバータ4001の出力に接続され、第2入力はデータ(Aの符号)SGN-Aの入力ラインに接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4012の第2入力に接続されている。

ANDゲート4006の第1入力はデータ(|A|-|B|の符号)SGN-|A-B|の入力ラインに接続され、第2入力はインバータ4002の出力に接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4012の第3入力に接続されている。

ANDゲート4007の第1入力はデータ(|A|-|B|の符号)SGN-|A-B|の入力ラインに接続され、第2入力はデータ(Aの符号)SGN-Aの入力ラインに接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4012の第4入力に接続されている。

ANDゲート4008の第1入力はインバータ4001の出力に接続され、第 2入力はインバータ4002の出力に接続され、第3入力はインバータ4003 の出力に接続され、出力がORゲート4013の第1入力に接続されている。

ANDゲート4009の第1入力はインバータ4001の出力に接続され、第2入力はインバータ4002の出力に接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4013の第2入力に接続されている。

ANDゲート4010の第1入力はデータ(|A|-|B|の符号)SGN-|A-B|の入力ラインに接続され、第2入力はインバータ4002の出力に接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4013の第3入力に接続されている。

ANDゲート4011の第1入力はデータ(|A|-|B|の符号)SGN-|A-B|の入力ラインに接続され、第2入力はデータ(Aの符号)SGN-A の入力ラインに接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、第3入力はデータ(Bの符号)SGN-Bの入力ラインに接続され、出力がORゲート4013の第4入力に接続されている。

そして、ORゲート4012からA<-Bの判定結果1または0が出力され、 ORゲート4013からA>Bの判定結果1または0が出力される。

[0050]

図6の回路は、図5のいわゆる真理値表を実現したものである。

すなわち、(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(0,0,0) のとき、ANDゲート4008の出力のみ1となり、他のANDゲート4004~4007、4009~4011の出力は0となる。その結果、ORゲート4012の出力が0、ORゲート4013の出力が1となり、クリップコードCLPCは(0,1)となる。

[0051]

(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(0,0,1) のとき、ANDゲート4009の出力のみ1となり、他のANDゲート4004~4008、4010~4011の出力は0となる。その結果、ORゲート4012の出力が0、ORゲート4013の出力が1となり、クリップコードCLPCは(0,1)となる。

[0052]

(|A|-|B|の符号)SGN-|A-B|、(Aの符号)SGN-A、(Bの符号)SGN-Bが(0, 1, 0)のとき、ANDゲート4004の出力のみ1となり、他のANDゲート4005~4011の出力は0となる。その結果、ORゲート4012の出力が1、ORゲート4013の出力が0となり、クリップコードCLPCは(1, 0)となる。

[0053]

(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(1,0,0) のとき、全てのANDゲート4004~4011の出力は0となる。その結果、ORゲート4012の出力が0、ORゲート4013の出力が0となり、クリップコードCLPCは(0,0)となる。

[0054]

(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(1,0,1) のとき、ANDゲート4006,4010の出力が1、他のANDゲート4004,4005,4007~4009、4011の出力は0となる。その結果、ORゲート4012の出力が1、ORゲート4013の出力が1となり、クリップコードCLPCは(1,1)となる。

[0055]

(|A|-|B|の符号)SGN-|A-B|、(Aの符号)SGN-A、(Bの符号)SGN-Bが(1,1,0)のとき、全てのANDゲート4004~4011の出力は0となる。その結果、ORゲート4012の出力が0、ORゲート4013の出力が0となり、クリップコードCLPCは(0,0)となる。

[0056]

(|A|-|B|の符号) SGN-|A-B|、(Aの符号) SGN-A、(Bの符号) SGN-Bが(1,1,1) のとき、ANDゲート4007,4011の出力が1、他のANDゲート4004~4006,4008~4010の出力は0となる。その結果、ORゲート4012の出力が1、ORゲート4013の出力が1となり、クリップコードCLPCは(1,1)となる。

[0057]

マルチプレクサ406は、コントローラ414のコントロール信号S414に

応じてクリップコード生成回路405によりクリップコードCLPCまたは0(初期化のためのパラメータ)のいずれかを選択してクリップレジスタ411の下位2ビット分のレジスタ411Aに出力する。

[0058]

マルチプレクサ407は、コントローラ414のコントロール信号S414に 応じてクリップレジスタ411Aの出力または0のいずれかを選択してクリップ レジスタ411の中位2ビット分のレジスタ411Bに出力する。

[0059]

マルチプレクサ408は、コントローラ414のコントロール信号S414に 応じてクリップレジスタ411Bの出力または0のいずれかを選択してクリップ レジスタ411の上位2ビット分のレジスタ411Cに出力する。

[0060]

マルチプレクサ409は、コントローラ414のコントロール信号S414に 応じてクリップレジスタ411(411A~411C)の出力または0のいずれ かを選択してクリップレジスタ412に出力する。

[0061]

マルチプレクサ4 1 0 は、コントローラ4 1 4 のコントロール信号 S 4 1 4 に応じてクリップレジスタ4 1 2 の出力または 0 のいずれかを選択してクリップレジスタ4 1 3 に出力する。

[0062]

クリップレジスタ411は、X軸、Y軸、Z軸の各1軸当たり2ビットの情報であるクリップコードCLPCまたは初期化のためのパラメータOがセットされる。

クリップレジスタ411は、コントローラ414の制御信号S414に応じて、図7に示すように2ビットずつシフトして、図8に示すように、3軸分についてもレジスタに順次送り込むことにより6ビットの情報として記憶する。

クリップレジスタ4 1 1 は、カレントクリップレジスタ(C-CLIP)として機能し、 $CLIPGEN_A$, B命令が実行される際に、A < -B、A > Bの判定結果である 2 ビットのクリップコードCLPCをシフトインする。

CLIPGEN命令を3回、具体的には、Aが3軸のX,Y,Zの座標であり、Bが判定基準値Wとして、CLIPGEN_X,W、CLIPGEN_Y,W、CLIPGEN_Z,Wを連続して実行すると、クリップレジスタ411の6ビットの各値は、図8および下記の通りになる。

[0063]

【数8】

bit5: (X < -W) ?1:0

bit4: (X>W) ?1:0

bit3: (Y < -W) ?1:0

bit 2: (Y>W) ? 1:0

bit1: (Z < -W) ?1:0

bit0: (Z>W) ?1:0

[0064]

すなわち、ビット5にX<-Wの判定結果1または0、ビット4にX>Wの判定結果1または0、ビット3にY<-Wの判定結果1または0、ビット2にY>Wの判定結果1または0、ビット1にX<-Wの判定結果1または0、ビット0にX>Wの判定結果1または0がシフトインされる。

[0065]

そして、カレントクリップレジスタ411Aの出力がマルチプレクサ407に供給され、カレントクリップレジスタ411Bの出力がマルチプレクサ408に供給される。カレントクリップレジスタ411A~411C、すなわちカレントクリップレジスタ411は、6ビット出力をマルチプレクサ409、論理回路415および後段の処理回路に出力する。

[0066]

そして、3次元コンピュータグラフィックスにおいては、オブジェクトは多角 形、具体的には3角形の集合による多面体としで表面が描画される。この3角形 を基本とする描画単位がプリミティブと呼ばれ、プリミティブは3次元コンピュ ータグラフィックス処理での基本となっている。 そこで、本実施形態においては、クリップレジスタの容量を1つの3角形分として、3頂点分の容量を確保するために、クリップレジスタ411に加えて6ビットのクリップレジスタ(CLIP1)412と6ビットのクリップレジスタ(CLIP2)413を設け、3頂点分の容量を18ビットとしている。

[0067]

クリップレジスタ(CLIP1)412は、コントローラ414のコントロール信号S414に応じて、マルチプレクサ409を介してクリップレジスタ41 1の6ビットの内容をシフトインし、シフトインした内容を論理回路415および後段の処理回路に出力する。

[0068]

クリップレジスタ(CLIP2)413は、コントローラ414のコントロール信号S414に応じて、マルチプレクサ410を介してクリップレジスタ412の6ビットの内容をシフトインし、シフトインした内容を論理回路415および後段の処理回路に出力する。

[0069]

論理回路415は、クリップレジスタ411,412,413の18ビット出力の論理和をとり、1ビットのクリップフラグCLPFを生成する。

論理回路415は、クリップレジスタ411,412,413の18ビット出力の出力のうち、いずれかのビットが1であればそれぞれ示すクリップフラグCLPFを生成する。

すなわち、クリッピング装置400においては、基本プリミティブである3角 形の処理を連続して行った後にクリップフラグCLPFを参照し3頂点が投影立 方体の領域内であるかどうかの判定が可能となる。

本実施形態においては、クリッピング装置400は、クリップフラグCLPFに1が設定されている場合には、領域外であるとして判定し、0が設定されている場合には、領域内であると判定する。

[0070]

コントローラ414は、クリップクリア命令CLPCLRを受けると、コントロール信号S414をマルチプレクサ406~410が初期化パラメータ0を選

択し、図9に示すように、各クリップレジスタ411,412,413の全ビットに0がセットされるとようにコントロール信号S414をクリップレジスタ4 $11\sim413$ に出力する。

[0071]

コントローラ4 1 4 は、クリップコード生成命令CLIPGENを受けると、コントロール信号S4 1 4 をマルチプレクサ4 0 6 ~ 4 1 0 がクリップコード生成回路4 0 5 によるクリップコードCLPC、および前段のクリップレジスタ4 1 1 A, 4 1 1 B, 4 1 1 C、4 1 1、および4 1 2 の出力内容を選択し、前段のレジスタの内容がシフトインされるようにコントロール信号S4 1 4 をクリップレジスタ4 1 1 ~ 4 1 3 に出力する。

[0072]

コントローラ414は、置換命令REPLACEを受けると、プリミティブレジスタ401にセットされたプリミティブの種類に応じて新しい頂点処理に伴うクリップコードの置換を行うように、コントロール信号S414をマルチプレクサ406~410およびクリップレジスタ411~413に出力する。

コントローラ414は、置換命令REPLACEの実行時には、3頂点分のクリップコードが揃ったことを示す(準備が完了したことを示す)頂点レディフラグVRDYを生成し、出力レジスタ416にセットする。

[0073]

以下に、置換処理が必要である理由について説明する。

[0074]

多面体の描画は、たとえば図10に示すようにトライアングルストリップと呼ばれる連続三角形のプリミティブで行うことができる。図中の番号は頂点の処理順序である。

頂点ごとに領域内外判定を行うには、①から③までは、すべての点を判定する 必要があり、その後は直前の3座標の判定を行う必要がある。

たとえば頂点⑥において判定対象となるのは④、⑤、⑥である。

また、図11に示すように、トライアングルファンという連続三角形のプリミ ティブも存在する。 同様の場合、③までは、すべての点を判定する必要があり、その後は開始点および直前の2座標の判定を行う必要がある。たとえば頂点⑥において判定対象となるのは①、⑤、⑥である。

[0075]

本実施形態に係るコントローラ414は、上記3頂点分の結果を保存するクリップレジスタ411~413に、これらプリミティブごとに、判定に適切な3頂点を保存するにように、マルチプレクサ406~410およびクリップレジスタ411~413を制御する。

コントローラ4 1 4 の制御の下、処理対象のプリミティブをクリップレジスタ4 1 1 ~4 1 3 に記憶し、頂点を処理する毎に、1 頂点分の判定結果を保存する時に常に必要な3 頂点分の判定結果を保存する。

[0076]

このように、置換命令REPLACEが発行されると、プリミティブレジスタ 401にセットされたプリミティブの種類に応じて各入れ替え動作が行われる。 以下、各プリミティブ毎のクリップレジスタの内容の入れ替え動作について説明 する。

[0077]

プリミティブがトライアングルストリップ(TRAIANGLE STRIP) 、トライアングル (TRAIANGLE) 、トライアングルファン(TRAIANGLE FAN) の場合、図12 (A) \sim (G) に示すように、最初の2回目までは、各クリップレジスタを6ビットずつシフトして代入する。

置換1回目は、図12(B)、(C)に示すように、クリップレジスタ411 の内容Aがクリップレジスタ412にシフトインされ、クリップレジスタ411 は全ビット0にリセットされる。

次に、図12(D)に示すように、クリップレジスタ411に内容Bがセット される。

そして、置換2回目は、図12(E)、(F)に示すように、クリップレジスタ412の内容Aがクリップレジスタ413にシフトインされ、クリップレジスタ411の内容Bがクリップレジスタ412にシフトインされ、クリップレジス

タ411は全ビット0にリセットされる。

次に、図12(G)に示すように、クリップレジスタ411に内容Cがセット される。

[0078]

3回目以降の置換命令ではプリミティブの種類により動作が異なる。

[0079]

プリミティブがトライアングルストリップ(TRAIANGLE STRIP) の場合、置換3回目以降は、図13(A),(B)に示すように、クリップレジスタ412の内容Bがクリップレジスタ413にシフトインされ、クリップレジスタ411の内容Cがクリップレジスタ412にシフトインされ、クリップレジスタ411は全ビット0にリセットされる。

プリミティブがトライアングルファン(TRAIANGLE FAN) の場合、置換3回目以降は、図13(C), (D)に示すように、クリップレジスタ413の内容Aがクリップレジスタ413にシフトインされ、クリップレジスタ411の内容Cがクリップレジスタ412にシフトインされ、クリップレジスタ411は全ビット0にリセットされる。

プリミティブがトライアングル(TRAIANGLE) の場合、図13 (E) に示すように、置換3回目毎に、クリップレジスタ4 1 1 \sim 4 1 3 は全ビット0 にリセットされ、初期化状態に戻る。

[0080]

プリミティブがラインストリップ(LINE STRIP)、ライン(LINE)の場合、図14 (A)~(D)に示すように、置換1回目では、カレントクリップレジスタ41 1の内容Aをクリップレジスタ412の6ビットシフトインされ、クリップレジスタ411は全ビット0にリセットされる。

[0081]

プリミティブがラインストリップ(LINE STRIP)、ライン(LINE)の場合、2回目 以降の置換命令ではプリミティブの種類により動作が異なる。

[0082]

プリミティブがラインストリップ(LINE STRIP)の場合、置換2回目以上、図1

5 (A), (B) に示すように、カレントクリップレジスタ411の内容Bがクリップレジスタ412にシフトインされ、クリップレジスタ411は全ビット0にリセットされる。

プリミティブがライン(LINE)の場合、図15 (C) に示すように、置換2回目毎に、クリップレジスタ411~413は全ビット0にリセットされ、初期化状態に戻る。

[0083]

プリミティブがポイント(POINT) の場合、図16(A), (B) に示すように 、カレントクリップレジスタ411は、置換毎に全ビット0にリセットされる。

[0084]

このように構成することにより、クリッピング装置400は、頂点が領域外に 出たときに、三角形のどの点が出ているかにより処理を適切に行うことが可能で ある。

つまり、図17に示す例の場合、頂点④および⑤にて領域外の場合は領域内の 部分については描画を行えるようにする処理を、⑥においては、④⑤⑥とも領域 外であるのでまったく描画を行わないといった判断が行うことが可能である。

[0085]

さらに、本実施形態に係るコントローラ414は、上述したように、プリミティブの種類によりプリミティブ要素が揃っているかどうかを示す(頂点準備が完了したことを示す)1ビットの頂点レディフラグVRDYを生成する。

この頂点レディフラグVRDYの生成動作は、置換REPLACE機能と同期 しており、同時に判断が可能である。これにより、さらに効率的に処理が可能と なる。

[0086]

図18は、本実施形態に係る頂点レディフラグVRDYの設定例を示す図である。

図18の例は、プリミティブレジスタ401にプリミティブ情報がセットされた後、置換命令を8回試行した場合である。

図18中、PSはプリミティブレジスタ401にプリミティブ情報がセットさ

れた後の頂点レディフラグVRDYの内容を示し、Pは置換後の頂点レディフラグVRDYの内容を示している。

[0087]

PSはプリミティブレジスタ401にプリミティブ情報がセットされた後の頂点レディフラグVRDYは、トライアングルストリップ(TRAIANGLE STRIP)、トライアングル(TRAIANGLE)、トライアングルファン(TRAIANGLE FAN)、ラインストリップ(LINE STRIP)、およびライン(LINE)の場合 <math>O にリセットされ、ポイント(POINT)の場合のみ O にセットされる。

[0088]

また、たとえばプリミティブがトライアングルストリップ(TRAIANGLE STRIP) の場合、プリミティブレジスタ401へのプリミティブ情報のセットで頂点レディフラグVRDYはリセットされる。そして、置換命令を2回行うと3頂点データが揃うので、この時点で頂点レディフラグVRDYには1がセットされる。

[0089]

また、本実施形態に係るジオメトリ演算器はマイクロコードベースで実現されている。一般にクリッピング判定および処理は、図2に関連付けて説明したように、ワールド座標系でのオブジェクトの移動を含む配置後から、投影処理の間に行われる。

このため、本実施形態に係るクリッピング装置400は、クリップ判定の機能をコードとしてその間に扱うことが可能である。これらの機能はインストラクションセットに用意してあり、上述したようにクリップコードの生成を「CLIPGEN」、新しい頂点処理に伴うクリップコードの置換およびVRDYフラグの更新を「REPLACE」という命令として用いている。

また、本実施形態に係るクリッピング装置400は、上記の命令により、変化するフラグとして、3項点分のクリップコードCLPCの論理和を表すCLIPフラグCLPFおよび3項点分のクリップコードが揃ったことを示す頂点レディフラグVRDYを生成する。

これはマイクロプログラム上で分岐命令の判断基準となる。すなわち、マイクロコードベースで行われる一連の処理において、クリッピング装置400で生成

されるCLIPフラグCLPFおよび頂点レディフラグVRDYは分岐命令の参照用として使用可能である。

このフラグおよび分岐命令により、頂点数のカウントとプリミティブ別に頂点が揃ったかどうかの判断や、クリップコードを保存するコードや、比較判定して 分岐するためのサイクルが節約可能である。

[0090]

下記の数9に、本実施形態に係るクリッピング装置400を駆動するマイクロ プログラムを示す。

[0091]

【数9】

New vertex: //新しい頂点 move r() input // r0 ←x座標入力 move r1 input // r1 ← y 座標入力 move r2 input // r2 ← z 座標入力 //x座標CLIPコード生成 Clipgen r0 r10 Clipgen r1 r10 //y座標CLIPコード生成 Clipgen r2 r10 //z座標CLIPコード生成 Jumpelp clip out //領域外処理へ //各頂点処理 : Replace //CLIPコード置換&VRDYフラグ生成 jumpvrdy vertex rdy //頂点準備完了で他の処理へ isub r16 r16 1 //データ数 jnz new__vertex //新しい頂点 clip out: //領域外処理 //他の処理 vertex_rdy:

[0092]

このマイクロプログラムの概要は、X, Y, Z座標をレジスタr O, r 1, r 2にセットし、クリップコード生成回路405において、X, Y, Z座標に関する2ビットずつのクリップコードCLPCを生成する。

クリップコード生成命令CLIPGENを受けてコントローラ414のコントロール信号S414に基づいて生成されたクリップコードがクリップレジスタ411にシフトインされる。

クリップレジスタ411の内容は、論理回路413に供給され、1ビットでも 1がセットされていた場合、領域外の処理に移行する。一方、1がセットされて いない場合には、領域内にあるものとして、所定の描画処理を行う。

コントローラ414に置換命令REPLACEが入力されると、プリミティブレジスタ401にセットされたプリミティブの種類に応じて、クリップレジスタ411~413の内容の置換処理、すなわちクリップコード置換が行われ、これと並行して頂点レディフラグVRDYが生成される。そして、頂点準備完了で他の処理へ移行する。

[0093]

数9の処理においては、クリップに関連するステップ数は、10である。

[0094]

下記の数10に一般的なクリッピング処理に関するマイクロプログラムを示す

[0095]

【数10】

New vertex:

//新しい頂点

:

move r0 input

// r0 ← x 座標入力

move r1 input

// r1 ← y座標入力

move r2 input

// r2 ← z 座標入力

isub nodest r0 r10

//x座標 -+ 判定値

callgtz shift_in_1 //0以下 lshift r20 1 //左シフト r20 0xfffffffe iand //0代入 isub nodest r0 r11 //- 判定值 -x座標 callltz shift in 1 //0以上 lshift r20 1 //左シフト iand r20 Oxfffffffe //0代入 isub nodest r1 r10 //y座標 -+ 判定値 callgtz shift in 1 //0以下 lshift r20 1 //左シフト iand r20 Oxfffffffe //0代入 isub nodest rll rl //- 判定値 -y座標 callltz shift_in_1 //0以上 lshift r20 1 //左シフト //0代入 iand r20 0xfffffffe isub nodest r2 r10 //z座標 -+ 判定値 callgtz shift_in_1 //0以下 lshift r20 1 //左シフト iand r20 0xfffffffe //0代入 //- 判定值 -z座標 isub nodest r11 r2 callitz shift in 1 //0以上 lshift r20 1 //左シフト iand r20 0xfffffffe //0代入

isub nodest r20 0 //0か?

jnz clipout //領域外処理へ

: //各頂点処理

replace

iadd r12 r12 1 //頂点インクリメント

iadd r13 r12 3 //頂点完了?

jump vertex __rdy //頂点完了処理へ

isub r16 r16 1 //データ個数デクリメント

jnz new_vertex //新頂点へ

shift __in__1 : //左シフト

lshift r20 1 //1代入

ior r20 0x00000001

return

clip_out : //領域外処理

:

vertex_rdy: //他の処理

:

[0096]

この結果は、クリップに関するステップ数は、28となる。

[0097]

この結果によると、本実施形態によれば、従来の装置に比べて18サイクルの 高速化が可能となる。1プリミティブ当りの処理は100サイクル程度であるこ とから、約20%の高速化に相当する。

[0098]

以上説明したように、本実施形態によれば、三角形プリミティブの頂点座標と 多次元領域の判定基準値および当該判定基準値の負の値との比較結果に応じたデータをそれぞれビットデータとしてセットしたクリップコードをプリミティブの 頂点分生成するクリップコード生成回路405と、クリップコード生成回路405で生成されたクリップコードをコントロール信号に応じてシフトインするカレントクリップレジスタ411と、カレントクリップレジスタの出力に対して縦続接続され、コントロール信号に応じてクリップコードを置換可能なクリップレジスタ412,413と、クリップコード生成命令を受けると、コントロール信号 S414をカレントクリップレジスタに出力してクリップコードをシフトインさせ、置換命令を受けると、カレントクリップレジスタを含む隣接のクリップレジスタ間でプリミティブの種類に応じてクリップコードを置換させるようにコントロール信号S414を対応するクリップレジスタに出力するコントロール回路414と、カレントクリップレジスタを含むクリップレジスタにセットされた全ビットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内もしくは領域外にあるか否かを示すクリップフラグを設定する論理回路415とを設けたので、以下の効果を得ることができる。

本実施形態によれば、処理サイクル数を削減でき、回路の簡単化を図れ、かつ 処理の高速化を図れる利点がある。

[0099]

より具体的には、1サイクルにて1軸分のクリッピング判定を行うことができる。

また、クリッピング判定はワールド座標変換からビューポート変換の間に必要なジオメトリ演算器内の1機能として実現でき、元々座標変換に必要であるハードウエアの資源を活用することが可能である。

また、3サイクルにてXYZの3次元分の結果を同一個所にまとめることができ、XYZいずれかが領外域にあった時にフラグとして参照可能である。

また、ポリゴンを構成する三角形プリミティブの3頂点分の結果も同一個所に まとめることができ、3頂点のいずれかが領域外にあった時にフラグとして参照 可能である。

さらに、トライアングルメッシュなどのプリミティブの連続描画において、次 の頂点処理になった時に常に現在対象となる頂点群の判定を行うことが可能であ る。 [0100]

【発明の効果】

以上説明したように、本発明によれば、処理サイクル数を削減でき、回路の簡単化を図れ、かつ処理の高速化を図れる利点がある。

【図面の簡単な説明】

【図1】

クリッピング処理における領域内外判定を説明するための図である。

【図2】

本発明に係る3次元コンピュータグラフィックスにおける頂点座標変換システムの基本構成を示すブロック図である。

【図3】

本実施形態に係るクリッピング装置の一実施形態を示す回路図である。

【図4】

浮動小数点積和演算器の構成例を示す回路図である。

【図5】

本実施形態に係るクリップコード生成回路の判定処理を説明するための図である。

【図6】

本実施形態に係るクリップコード生成回路の具体的な構成例を示す回路図である。

【図7】

カレントクリップレジスタにクリップコードがシフトインされることを示す図 である。

【図8】

CLIPGEN_X, W、CLIPGEN_Y, W、CLIPGEN_Z, Wを連続して実行したときのカレントクリップレジスタの6ビットの各値を示す図である。

【図9】

クリップクリア命令CLPCLRを実行したときのクリップレジスタの初期化

状態を示す図である。

【図10】

多面体の描画をトライアングルストリップと呼ばれる連続三角形のプリミティブで行う場合の処理を説明するための図である。

【図11】

多面体の描画をトライアングルファンという連続三角形のプリミティブで行う 場合の処理を説明するための図である。

【図12】

プリミティブがトライアングルストリップ(TRAIANGLE STRIP) 、トライアングル (TRAIANGLE) 、トライアングルファン(TRAIANGLE FAN) の場合の、最初の 2 回目までの置換処理について説明するための図である。

【図13】

プリミティブがトライアングルストリップ(TRAIANGLE STRIP) 、トライアングル(TRAIANGLE) 、トライアングルファン(TRAIANGLE FAN) の場合の、3回目移行の置換処理について説明するための図である。

【図14】

プリミティブがラインストリップ(LINE STRIP)、ライン(LINE)の場合の1回目の置換処理を説明するための図である。

【図15】

プリミティブがラインストリップ(LINE STRIP)、ライン(LINE)の場合の2回目 以降の置換処理を説明するための図である。

【図16】

プリミティブがポイント(POINT) の場合の置換処理を説明するための図である

【図17】

頂点が領域外に出たときに、三角形のどの点が出ているかにより処理を適切に 行うことが可能であるかを説明するための図である。


【図18】

本実施形態に係る頂点レディフラグVRDYの設定例を示す図である。


【符号の説明】

1…頂点座標変換システム、2…オブジェクト座標部(OC)、3…視点座標部(EC)、4…クリップ座標部(CC)、5…ウィンドウ座標部(WC)、400…クリッピング装置、401…プリミティブレジスタ(PROM)、402~404…入力レジスタ、405…クリップコード生成回路(CLIPGEN)、406~410…マルチプレクサ(MUX)、411~413…クリップレジスタ、414…コントローラ(CTL)、415…論理回路(CLP)、416…出力レジスタ、4001~4003…インバータ、4004~4011…3入力ANDゲート、4012、4013…4入力ORゲート。


【書類名】 図面【図1】




【図2】



【図3】




【図4】




【図5】

A - B の符号	Aの符号	D の符号	CLPC			
		D WITT	A<-B 判定	A>B 判定		
0	0	0	0	1		
0	0	1	0	1		
0	1	0	1	0		
0	1	1	1	0		
1	0	0	0	0		
1	0	1	1	1		
1	1	0	0	0		
1	1	1	1	1		


【図6】



【図7】




【図8】




【図9】


CLIP レジスタ初期化状態




【図10】




【図11】




【図12】




【図13】





【図17】



【図18】

		1	2	3	4	5	6	7	8
PRIMITIVE	PS	R	R	R	R	R	R	R	R
TRIANGLE_STRIP	0	0	1	1	1	1	1	1	1
TRIANGLE_FAN	0	0	1	1	1	1	1	1	1
TRIANGLE	0	0	1	0	0	1	0	0	1
LINE_STRIP	0	1	1	1	1	1	1	1	1
LINE	0	1	0	1	0	1	0	1	0
POINT	1	1	1	1	1	1	1	1	1

· PS:PRIMSET 後

・R: REPLACE 後

【書類名】 要約書

【要約】

【課題】処理サイクル数を削減でき、回路の簡単化を図れ、かつ処理の高速化を図れるクリッピング装置を提供する。

【解決手段】プリミティブの頂点座標と多次元領域の判定基準値および判定基準値の負の値との比較結果に応じたクリップコードをプリミティブの頂点分生成するクリップコード生成回路405と、クリップコードをシフトインするカレントクリップレジスタ411と、コントロール信号に応じてクリップコードを置換可能なクリップレジスタ412,413と、置換命令を受けると、クリップレジスタ間でクリップコードを置換させるようにコントロール信号S414を出力するコントロール回路414と、リップレジスタにセットされた全ビットデータに対して論理演算を行い、判定対象の頂点が描画対象の多次元領域内もしくは領域外にあるか否かを示すクリップフラグを設定する論理回路415とを設ける。

【選択図】 図3

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社